在近日于美国加州圣克拉拉举行的北美技术论坛上，全球领先的半导体制造企业台积电宣布了一项名为TSMC A16的新型芯片制造技术，并计划于2026年实现量产。这一技术结合了领先的纳米片电晶体和创新的背面电轨解决方案，预计将大幅提升逻辑密度及效能。
台积电此次发布的A16技术，是其在芯片制造领域的一次重大突破。据悉，该技术的研发速度因人工智能芯片公司的高涨需求而快于预期，但台积电业务发展资深副总裁Kevin Zhang并未透露具体客户信息。市场分析人士认为，台积电A16技术的推出，可能会对英特尔今年2月提出的“利用14A技术重新夺回芯片性能王座”的宣言构成直接挑战。
除了A16技术，台积电还宣布将推出先进的N4C技术，以应对更广泛的市场应用需求。N4C技术延续了台积电现有的N4P技术，不仅晶粒成本降低了高达8.5%，而且采用门槛更低，预计将于2025年实现量产。N4C技术提供了具有面积效益的基础硅智财及设计法则，与广被采用的N4P技术完全兼容，为客户提供了轻松迁移至N4C的路径。这一技术革新将为客户带来晶粒尺寸缩小和良率提升的双重优势。
此外，台积电还在积极研发紧凑型通用光子引擎（COUPE）技术，以应对AI热潮带来的数据传输爆炸性增长。COUPE技术采用SoIC-X芯片堆叠技术，将电子裸晶堆叠在光子裸晶之上，相比传统堆叠方式，能够实现更低的电阻和更高的能源效率。台积电计划于2025年完成支持小型插拔式连接器的COUPE验证，随后在2026年整合CoWoS封装技术，实现共同封装光学元件（Co-Packaged Optics，CPO），将光连接直接导入封装中。